LDS 기술 활용의 3차원 회로 설계
LDS 기술 활용의 3차원 회로 설계
K-GLOBAL 스마트 디바이스 Tech Track 의 하나인 'LDS 기술 활용의 회로 설계 ' 과정을 소개합니다.
본 과정은 회로설계 및 PCB 제작에 대한 지식을 보유하고 있고
LDS 기술을 활용하여 스마트 디바이스 제작 기술을 배우고자 하는 개발자르 대상으로
MID 관련 LDS 기술을 보유한 LPKF 社 에서 직접 진행해주실 예정입니다.
디바이스는 점점 소형화되어가고, 3차원 외형이 복잡해지고 있습니다.
이에 대한 기술적 해소를 원하시나요?
그렇다면 회로설계도 2차원에서 3차원 설계 및 제작하는 기술로 변화하면 됩니다.
금번 K-ICT 디바이스랩의 MID/LDS 기술에 대한 개요 부터 직접 실습해볼 수 있는 기회를 참여해보세요.
다만, 본 과정을 참여하시고자 한다면 회로설계에 대한 이해가 있으셔야 해요!!
* 교 육 명 : LDS 기술 활용의 회로 설계
* 일 정 : 2015.10.21(수)~23(금) 9시 ~ 18시 (10/13 접수 마감)
* 장 소 : K-ICT 디바이스랩 ( 판교 경기창조경제혁신센터 2층)
( 본 과정 중 실습을 위해 타지역으로 이동할 수 있음)
* 인 원 : 10명
* 강 사 : LPFK 社 기술 지원
* 연락처 : LPFK 社 기술 지원
* 내 용 : MID/LDS 기술의 이해부터 LDS 레이저 작업, 도금 및 간이 실장 테스트
* 신청방법 : 홈페이지를 통한 온라인 접수
* 대상선정 : 정원 초과시, 교육 신청서 기준 서류심사
* 선정안내 : 교육 시작 일주일 전 교육 대상 선정 안내 메일 발송
교육과정은 무료로 진행되며, 주차 및 중식은 별도 지원되지 않습니다.
본 교육과정은 기준인원 미달시, 공지후 폐강될 수 있습니다.
